Digital Logic Design Using Verilog: Coding and RTL Synthesis

by Vaibbhav Taraate

New Delhi: Springer India, Imprint: Springer, 2016

Online Monographie, Elektronische Ressource - 1 Online-Ressource (XXIII, 416 p. 267 illus., 226 illus. in color)

Zugriff:

Springer Engineering 2016 (Volltext)

Titel:	Digital Logic Design Using Verilog: Coding and RTL Synthesis
Verantwortlichkeitsangabe:	by Vaibbhav Taraate
Autor/in / Beteiligte Person:	Taraate, Vaibbhav
Lokaler Link:	Springer Engineering 2016 (Volltext)
Link:	Volltext
Veröffentlichung:	New Delhi: Springer India, Imprint: Springer, 2016
Medientyp:	Monographie
Datenträgertyp:	Elektronische Ressource
Umfang:	1 Online-Ressource (XXIII, 416 p. 267 illus., 226 illus. in color)
ISBN:	9788132227915; 9788132227892 Print
DOI:	10.1007/978-81-322-2791-5
Schlagwort:	Engineering Logic design Electronics Microelectronics Electronic circuits
Sonstiges:	Online-Ressource [Kann nicht per Fernleihe bestellt werden!] hbz Verbund-ID: HT018988095

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

BibTeX Citavi, JabRef, u.a.
(Literaturverwaltung)

PDF kein Volltext!
(Merkzettel, Notizen)

RIS Endnote, Citavi u.a.
(Literaturverwaltung)

MODS
(XML zur Weiterverarbeitung)

oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

Gewünschter Zitations-Stil:

oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.