ASIC Design and Synthesis: RTL Design Using Verilog

by Vaibbhav Taraate

1st ed. 2021. - Singapore: Springer Singapore, Imprint: Springer, 2021

Online Monographie, Elektronische Ressource - 1 Online-Ressource (XXI, 330 p. 311 illus., 184 illus. in color)

Zugriff:

Springer Engineering 2021 (Volltext)

Titel:	ASIC Design and Synthesis: RTL Design Using Verilog
Verantwortlichkeitsangabe:	by Vaibbhav Taraate
Autor/in / Beteiligte Person:	Taraate, Vaibbhav
Lokaler Link:	Springer Engineering 2021 (Volltext)
Link:	Volltext
Ausgabe:	1st ed. 2021
Veröffentlichung:	Singapore: Springer Singapore, Imprint: Springer, 2021
Medientyp:	Monographie
Datenträgertyp:	Elektronische Ressource
Umfang:	1 Online-Ressource (XXI, 330 p. 311 illus., 184 illus. in color)
ISBN:	9789813346420
DOI:	10.1007/978-981-33-4642-0
Schlagwort:	Electronic circuits Microprogramming Logic design
Sonstiges:	Online-Ressource [Kann nicht per Fernleihe bestellt werden!] Printed edition: 9789813346413 Printed edition: 9789813346437 Printed edition: 9789813346444 hbz Verbund-ID: HT020801180

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

BibTeX Citavi, JabRef, u.a.
(Literaturverwaltung)

PDF kein Volltext!
(Merkzettel, Notizen)

RIS Endnote, Citavi u.a.
(Literaturverwaltung)

MODS
(XML zur Weiterverarbeitung)

oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

Gewünschter Zitations-Stil:

oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.