Digital Logic Design Using Verilog: Coding and RTL Synthesis

by Vaibbhav Taraate

2nd ed. 2022. - Singapore: Springer Singapore, Imprint: Springer, 2022

Online Monographie, Elektronische Ressource - 1 Online-Ressource (XXV, 604 p. 652 illus., 529 illus. in color)

Zugriff:

Springer Engineering 2022 (Volltext)

Titel:	Digital Logic Design Using Verilog: Coding and RTL Synthesis
Verantwortlichkeitsangabe:	by Vaibbhav Taraate
Autor/in / Beteiligte Person:	Taraate, Vaibbhav
Lokaler Link:	Springer Engineering 2022 (Volltext)
Link:	Volltext
Ausgabe:	2nd ed. 2022
Veröffentlichung:	Singapore: Springer Singapore, Imprint: Springer, 2022
Medientyp:	Monographie
Datenträgertyp:	Elektronische Ressource
Umfang:	1 Online-Ressource (XXV, 604 p. 652 illus., 529 illus. in color)
ISBN:	9789811631993
DOI:	10.1007/978-981-16-3199-3
Schlagwort:	Electronic circuits Electronics Microelectronics Logic design
Sonstiges:	Online-Ressource [Kann nicht per Fernleihe bestellt werden!] Printed edition: 9789811631986 Printed edition: 9789811632006 Printed edition: 9789811632013 hbz Verbund-ID: HT021133744

Klicken Sie ein Format an und speichern Sie dann die Daten oder geben Sie eine Empfänger-Adresse ein und lassen Sie sich per Email zusenden.

BibTeX Citavi, JabRef, u.a.
(Literaturverwaltung)

PDF kein Volltext!
(Merkzettel, Notizen)

RIS Endnote, Citavi u.a.
(Literaturverwaltung)

MODS
(XML zur Weiterverarbeitung)

oder

Wählen Sie das für Sie passende Zitationsformat und kopieren Sie es dann in die Zwischenablage, lassen es sich per Mail zusenden oder speichern es als PDF-Datei.

Gewünschter Zitations-Stil:

oder

Bitte prüfen Sie, ob die Zitation formal korrekt ist, bevor Sie sie in einer Arbeit verwenden. Benutzen Sie gegebenenfalls den "Exportieren"-Dialog, wenn Sie ein Literaturverwaltungsprogramm verwenden und die Zitat-Angaben selbst formatieren wollen.